PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: June 19, 2003

Application Number: No. 2003-174473 [ST.10/C]: [JP 2003-174473]

Applicant(s) SHINKO ELECTRIC INDUSTRIES CO., LTD.

March 2, 2004

Commissioner,

Japan Patent Office Yasuo Imai (Seal)

Certificate No.2004-3015902



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 6月19日

出 願 番 号 Application Number:

特願2003-174473

[ST. 10/C]:


[JP2003-174473]

出 願 人
Applicant(s):

新光電気工業株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 3月 2日





【書類名】

特許願

【整理番号】

SD15-020

【提出日】

平成15年 6月19日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 21/02

【発明の名称】

半導体パッケージの製造方法

【請求項の数】

9

【発明者】

【住所又は居所】

長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

小泉 直幸

【発明者】

【住所又は居所】

長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

村山 啓

【発明者】

【住所又は居所】

長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

栗原 孝

【発明者】

【住所又は居所】

長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

東 光敏

【特許出願人】

【識別番号】

000190688

【氏名又は名称】

新光電気工業株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0202532

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体パッケージの製造方法

【特許請求の範囲】

【請求項1】 半導体ウェハの下面を第1の支持体に装着する工程と、

前記半導体ウェハを薄膜化する工程と、

前記半導体ウェハにスルーホールを形成する工程と、

前記半導体ウェハを前記第1の支持体から剥離する工程と、

前記半導体ウェハの表面に絶縁層を形成する工程と、

前記半導体ウェハの下面側に導電層を形成する工程と、

めっき処理により、前記スルーホールの内部に導電体を形成する工程と、

を備える半導体パッケージの製造方法。

【請求項2】 請求項1に記載の半導体パッケージの製造方法において、

更に、前記導電層を除去する工程を備える半導体パッケージの製造方法。

【請求項3】 請求項2に記載の半導体パッケージの製造方法において、

前記導電層を除去する工程は、前記導電体の下部の導電層については、除去せずに残す半導体パッケージの製造方法。

【請求項4】 請求項1又は2に記載の半導体パッケージの製造方法において、

前記導電層はテープ状の部材である半導体パッケージの製造方法。

【請求項5】 半導体ウェハの下面を第1の支持体に装着する工程と、

前記半導体ウェハを薄膜化する工程と、

前記半導体ウェハにスルーホールを形成する工程と、

前記半導体ウェハを前記第1の支持体から剥離する工程と、

前記半導体ウェハの表面に絶縁層を形成する工程と、

前記絶縁層が形成された半導体ウェハを第2の支持体に装着する工程と、

前記絶縁層の露出面に導電層を形成する工程と、

めっき処理により、前記スルーホールの内部に導電体を形成する工程と、

を備える半導体パッケージの製造方法。

【請求項6】 請求項1乃至5の何れかに記載の半導体パッケージの製造方

法において、

前記半導体ウェハにスルーホールを形成する工程は、エッチング法を用いる半 導体パッケージの製造方法。

【請求項7】 請求項1乃至6の何れかに記載の半導体パッケージの製造方法において、

前記半導体ウェハの表面に絶縁層を形成する工程は、電着法を用いる半導体パッケージの製造方法。

【請求項8】 請求項1乃至7の何れかに記載の半導体パッケージの製造方法において、

前記半導体ウェハの表面に絶縁層を形成する工程は、前記半導体ウェハの表面に無機系の絶縁層を形成し、更に前記無機系の絶縁層の表面に有機系の絶縁層を 形成する半導体パッケージの製造方法。

【請求項9】 請求項1乃至8の何れかに記載の半導体パッケージの製造方法において、

前記半導体ウェハの表面に絶縁層を形成する工程の後に、前記絶縁層の表面に バリア層を形成する工程を備える半導体パッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体ウェハを貫通する電極を有する半導体パッケージの製造方法に関する。

[0002]

【従来の技術】

半導体チップを搭載するパッケージ(以下、「半導体パッケージ」と称する) は、半導体チップと実装基板とを電気的に接続するために、パッケージを貫通す る電極(貫通電極)が形成される(例えば、特許文献1及び特許文献2参照)。

[0003]

近年、MPU (Micro Processing Unit) の消費電力の増加に伴う発熱量の増大や外部接続端子であるピン数の増加に伴い、パッケージの素材には、熱膨張率

が小さく、且つ、微細化が可能であることが要求されている。このような要求に 応えるべく、パッケージの素材にシリコン等の半導体を用いることが提案されて いる。

[0004]

図1乃至図9は、従来の半導体パッケージの製造工程を示す断面図である。図1に示す第1の工程では、シリコンウェハ510の上面に、孔522を有するレジスト520が形成される。次に、図2に示す第2の工程では、ドライエッチングにより、シリコンウェハ510のうち、レジスト520の孔522によって露出している部分に孔512が形成される。更に、図3に示す第3の工程では、シリコンウェハ510の上面に形成されているレジスト520が除去される。

[0005]

図4に示す第4の工程では、シリコンウェハ510の表面(孔512の内壁部を含む)に、熱酸化法や化学気相成長(CVD: Chemical Vapor Deposition)法により絶縁層530が形成される。なお、シリコンウェハ510の下面には、必ずしも絶縁層530が形成される必要はない。次に、図5に示す第5の工程では、シリコンウェハ510の上面及び孔512の内壁部に形成された絶縁層530の上面に、更に、CVD法やスパッタ法により、めっき処理の際に必要となるシード層540が形成される。その後、図6に示す第6の工程では、めっき処理により、孔512の内部が導電体で満たされ、電極550が形成される。図7に示す第7の工程では、露出しているシード層540が剥離される。

[0006]

次に、図8に示す第8の工程では、シリコンウェハ510が薄膜加工され、当該シリコンウェハ510の下面から電極550が露出する。シリコンウェハ510の薄膜加工は、具体的には、まず、シリコンウェハ510の下面が砥石等により研磨され、次に、ウェットエッチング法により電極550が露出する直前までシリコンウェハ510が除去される。更に、仕上げとして研磨剤を含有した布等でシリコンウェハ510の下面が研磨されることにより、当該シリコンウェハ510の下面から電極550が露出する。

[0007]

その後、図9に示す第9の工程では、シリコンウェハ510の下面に、電極550が露出するように、絶縁層560が形成される。電極550は、シリコンウェハ510の上面から下面へ貫通する電極(貫通電極)となり、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続される。

[0008]

【特許文献1】

特開2003-31719号公報(第6頁、図4)

[0009]

【特許文献2】

特開平10-223833号公報(第6-7頁、図4)

[0010]

【発明が解決しようとする課題】

しかしながら、上述した従来の半導体パッケージの製造方法では、図8に示す第8の工程において、研磨剤を含有した布等でシリコンウェハ510の下面が研磨される際に、当該シリコンウェハ510の下面に、電極550の材料である導電体の残渣が付着し、電極550間がショートしてしまう場合がある。また、電極550の直径は15μm程度であり非常に小さいため、図9に示す第9の工程において、電極550が露出するように絶縁層560を形成させることは容易ではない。

 $[0\ 0\ 1\ 1]$

本発明は、このような問題を解決するものであり、貫通電極の形成を適切に行うことが可能な半導体パッケージの製造方法を提供することを課題とする。

 $[0\ 0\ 1\ 2]$

【課題を解決するための手段】

上記課題を解決するために、本発明は請求項1に記載されるように、半導体ウェハの下面を第1の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第1の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記半導体ウェハの下面側に導電層を形成する工程と、めっき処理

により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。

[0013]

また、本発明は請求項2に記載されるように、請求項1に記載の半導体パッケージの製造方法において、更に、前記導電層を除去する工程を備える。

[0014]

また、本発明は請求項3に記載されるように、請求項2に記載の半導体パッケージの製造方法において、前記導電層を除去する工程は、前記導電体の下部の導電層については、除去せずに残す。

[0015]

また、本発明は請求項4に記載されるように、請求項1又は2に記載の半導体パッケージの製造方法において、前記導電層はテープ状の部材である。

[0016]

また、本発明は請求項5に記載されるように、半導体ウェハの下面を第1の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第1の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記絶縁層が形成された半導体ウェハを第2の支持体に装着する工程と、前記絶縁層の露出面に導電層を形成する工程と、めっき処理により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。

$[0\ 0\ 1\ 7]$

また、本発明は請求項6に記載されるように、請求項1乃至5の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハにスルーホールを形成する工程は、エッチング法を用いる。

[0018]

また、本発明は請求項7に記載されるように、請求項1乃至6の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、電着法を用いる。

[0019]

また、本発明は請求項8に記載されるように、請求項1乃至7の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、前記半導体ウェハの表面に無機系の絶縁層を形成し、更に前記無機系の絶縁層の表面に有機系の絶縁層を形成する。

[0020]

また、本発明は請求項9に記載されるように、請求項1乃至8の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程の後に、前記絶縁層の表面にバリア層を形成する工程を備える。

[0021]

本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハにスルーホールが形成され、更に当該スルーホールの内部に貫通電極となる導電体が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程ではないため、薄膜化の際に半導体ウェハの表面に貫通電極の材料である導電体の残渣が付着し、貫通電極間がショートしてしまうことが防止される。

[0022]

また、本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハの表面に絶縁層が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、半導体ウェハの下面側に貫通電極を露出させることができる。

[0023]

また、導電層にテープ状の部材を用いることにより、当該導電層の除去を容易に行うことが可能となる。更に、半導体ウェハにスルーホールを形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化された半導体ウェハの割れを抑制することができる。また、半導体ウェハの表面に絶縁層を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層に採用することが可能となる。更には、半導体ウェハの表面に無機系の絶縁層が形成される場合には、当該無機系の絶縁層のの表面に有機系の絶縁層が形成されるようにすることで、絶縁の確実性を向上させることが可能になる。また、絶縁層の表面にバリア層が形成される場合には、隣接

する導電体間でショートが発生することが防止される。

[0024]

【発明の実施の形態】

以下、図面を参照しながら本発明の実施の形態を説明する。図10万至図15 は、本発明の実施形態に係る半導体パッケージの製造工程のうち、第1の工程乃 至第7の工程を示す断面図である。

[0025]

図10に示す第1の工程では、ガラス板等の支持体300の上面に接着層310を介してシリコンウェハ110が装着される。なお、シリコンウェハ110には半導体回路が形成されていても良い。図11に示す第2の工程では、シリコンウェハ110が薄膜加工される。シリコンウェハ110の薄膜加工においては、例えば、当該シリコンウェハ110の上面が砥石等により研磨され、次に、仕上げとして研磨剤を含有した布等でシリコンウェハ110の下面が研磨される。薄膜加工後のシリコンウェハ110は、例えば100μm程度の厚さを有する。

[0026]

図12に示す第3の工程では、薄膜加工後のシリコンウェハ110の上面に、 孔122を有するレジスト120が形成される。この孔122は、シリコンウェハ110における後述するスルーホール112の形成領域の上部に形成される。 孔122は、例えば以下のようにして形成される。即ち、まず、フィルム状のレジスト120が熱圧着により、シリコンウェハ110の上面に貼付される。次に、レジスト120の上方にマスク(図示せず)が配置され、露光及び現像が行われ、レジスト120のうち、スルーホール112の形成領域の上部が除去されて、孔122が形成される。

[0027]

図13に示す第4の工程では、エッチング法(ドライエッチング法又はウェットエッチング法)により、シリコンウェハ110のうち、レジスト120の孔12によって露出している部分にスルーホール(貫通孔)112が形成される。スルーホール112は、例えば15μm程度の直径を有する。

[0028]

なお、図11に示す第2の工程の後、シリコンウェハ110の上面にレジスト120を形成することなく、レーザ加工や機械的なドリルによりスルーホール112を形成するようにしても良い。但し、シリコンウェハ110は、薄膜加工されており、割れやすいため、スルーホール112の形成には、衝撃を与えないエッチング法が採用されることが望ましい。

[0029]

図14に示す第5の工程では、シリコンウェハ110の上面に形成されていた レジスト120が除去される。更に、図15に示す第6の工程では、シリコンウェハ110が支持体300から剥離される。

[0030]

図16に示す第7の工程では、シリコンウェハ110の表面(スルーホール112の内壁部を含む)に絶縁層130が形成される。絶縁層130が有機系の材料である場合には、当該絶縁層130の形成には、電着法が採用される。

[0031]

図17は、電着法による絶縁層130の形成の概要を示す図である。同図に示すように、電着法では、電解槽400内に、溶剤に有機系樹脂をコロイド状に分散させたもの(以下、「電着溶液」と称する)450が用意され、更に、この電着溶液450にシリコンウェハ110が浸漬される。そして、電解槽400とシリコンウェハ110とがそれぞれ電極となり、電源460によって、これら電解槽400とシリコンウェハ110との間に所定の電界がかけられる。電界がかけられると、コロイド状の有機系樹脂(例えばエポキシ系樹脂)が電気泳動によって移動し、この有機系樹脂によってシリコンウェハ110の表面が被膜され、絶縁層130が形成される。なお、電着法の場合、絶縁層の厚さは、電解槽400とシリコンウェハ110との間にかけられる電界の大きさと、時間とに比例する。従って、電界の大きさと時間とが適宜調整されることによって、所望の厚さを有する絶縁層130の形成が可能となる。

[0032]

一方、絶縁層130が無機系の材料である場合には、上述した電着法の他に、 熱酸化法やCVD法を採用することができる。熱酸化法やCVD法が採用される 場合には、シリコンウェハ110の表面が酸化されて SiO_2 の層が形成されたり、SiNの層が形成されて絶縁層130となる。

[0033]

第8の工程以降については、第1実施例乃至第3実施例に分けて説明する。

[0034]

(第1実施例)

第1実施例では、図18に示す第8の工程において、シリコンウェハ110の下面側に膜状の導電層140が形成される。この膜状の導電層140は、シリコンウェハ110の下面に電着法により形成された絶縁層130が加熱処理により硬化する前に、当該絶縁層130に圧着される。このように、膜状の導電層140が絶縁層130に圧着されることにより形成される場合には、CVD法やスパッタ法のように高価な装置を用いることなく、簡易に導電層140を形成することが可能となる。

[0035]

なお、導電層140は、シリコンウェハ110を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層(給電層)としての役割も果たす。更には、導電層140のうち、スルーホール112の下部の部分は、後述する貫通電極160の下部を構成する。導電層140の材料としては、銅、チタンとタングステンとの合金、アルミニウム、チタンナイトライド等の金属板や金属箔が用いられる。

[0036]

図19に示す第9の工程では、めっき処理により、スルーホール112によって露出している導電層140の上部に導電体150が成長し、スルーホール112の内部が導電体150で満たされる。更に、導電体150の一部がシリコンウェハ110の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体150の材料は、導電層140の材料に対応するものが用いられる。例えば、導電層140が銅である場合には、導電体150にも銅が用いられ、導電層140を給電層とした電解銅めっきにより、導電体150が形成される。

[0037]

図20に示す第10の工程では、パターニングにより、導電層140のうち、 導電体150の下部及びその近傍以外の導電層142のみが残され、他の部分が 除去される。このような工程を経て、導電体150及び導電層142によってシ リコンウェハ110を上面から下面へ貫く貫通電極160が形成される。この貫 通電極160は、半導体チップ(図示せず)と実装基板(図示せず)との間に介 在し、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続 される。なお、エッチングを用いて、導電層140により配線パターンが形成さ れるようにしても良い。あるいは、導電層142を残さずに、導電層140の全 てが除去されるようにしても良い。

[0038]

(第2実施例)

第2実施例では、図21に示す第8の工程において、シリコンウェハ110の下面側に導電性テープ170が貼付される。この導電性テープ170は、例えば、銅箔と、当該銅箔の一方の面に形成されるニッケル粒子が混合された接着剤からなる接着層によって構成される。接着剤にニッケル粒子が混合されているため、導電性テープ170は、一方の面と他方の面との間が通電可能に構成されている。

[0039]

なお、導電性テープ170は、第1実施例における導電層140と同様、シリコンウェハ110を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層(給電層)としての役割も果たす。

[0040]

図22に示す第9の工程では、めっき処理により、スルーホール112によって露出している導電性テープの上部に導電体150が成長し、スルーホール112の内部が導電体150で満たされる。更に、導電体150の一部がシリコンウェハ110の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体150の材料は、導電層140の材料に対応するものが用いられる。例えば、導電層140が銅である場合には、導

電体150にも銅が用いられ、導電層140を給電層とした電解銅めっきにより、 、導電体150が形成される。

[0041]

図23に示す第10の工程では、導電性テープ170が剥離され、導電体150によってシリコンウェハ110を上面から下面へ貫く貫通電極が形成される。なお、シリコンウェハ110の下面から貫通電極を突出させる必要がある場合には、次の工程において、シリコンウェハ110の下面側に露出している導電体150の下部に電極が形成される。

[0042]

(第3実施例)

第3実施例では、図24に示す第8の工程において、ガラス板等の支持体32 0の上面にシリコンウェハ110が配置される。更に、シリコンウェハ110は 、周囲がテープ330で仮止めされることにより、支持体320に装着される。

[0043]

図25に示す第9の工程では、シリコンウェハ110の上面に形成された絶縁 層130のうち、露出している面の上に、めっき処理において必要となるシード 層 (給電層) 180が形成される。例えば、シード層180は、スパッタや無電 解めっきによりクロム層を形成し、更に銅層を形成することにより、形成される。あるいは、シード層180は、スパッタや無電解めっきによりチタン層を形成し、更に銅層を形成することにより、形成される。

[0044]

図26に示す第10の工程では、めっき処理により、シード層180の上面に 導電体190が形成される。なお、めっき処理の際には、第1及び第2実施例と 同様、電解めっき法又は無電解めっき法が採用される。

[0045]

図27に示す第11の工程では、パターニングにより、導電体190のうち、スルーホール112の内部及びその近傍以外の導電体192のみが残され、他の部分が除去されるとともに、シード層180のうち、スルーホール112の内部及びその近傍以外のシード層182のみが残され、他の部分が除去されるととも

に、このような工程を経て、導電体192及びシード層182によってシリコンウェハ110を上面から下面へ貫く貫通電極200が形成される。その後、シリコンウェハ110がテープ330及び支持体320から剥離される。なお、シリコンウェハ110の下面から貫通電極を突出させる必要がある場合には、次の工程において、当該シリコンウェハ110の下面側に露出しているシード層182の下部に電極が形成される。

[0046]

このように、本実施形態では、半導体パッケージの製造工程において、シリコンウェハ110が薄膜化された後に、当該シリコンウェハ110にスルーホール112が形成され、更に当該スルーホール112の内部に貫通電極となる導電体(第1及び第2実施例では導電体150、第3実施例では導電体192)が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程は採用されていない。このため、シリコンウェハ110の薄膜化の際に当該シリコンウェハ110の表面に貫通電極の材料である導電体150、192の残渣が付着し、貫通電極間がショートしてしまうことが防止される。

[0047]

また、本実施形態では、シリコンウェハ110が薄膜化された後に、当該シリコンウェハ110の表面に絶縁層130が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、シリコンウェハ110の下面側に貫通電極を露出させることができる。

[0048]

また、第2実施例に示すように、導電層として導電性テープ170を用いることにより、貫通電極形成後における導電層の除去を容易に行うことが可能となる。更に、シリコンウェハ110にスルーホール112を形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化されたシリコンウェハ110の割れを抑制することができる。また、シリコンウェハ110の表面に絶縁層130を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層130に採用することが可能となる。

[0049]

なお、上述した実施形態では、半導体ウェハとしてシリコンウェハ110が用いられる場合について説明したが、熱膨張率が小さく、且つ、微細化が可能であるとの条件が満たされるのであれば、他の半導体ウェハが用いられる場合にも、同様に本発明を適用することができる。

[0050]

なお、図16に示す第7の工程において、熱酸化法やCVD法により無機系の 絶縁層130が形成される場合、図28に示すように、当該無機系の絶縁層13 0の表面に、電着法により有機系の絶縁層132が形成されるようにしても良い 。この場合には、無機系の絶縁層130のみが形成される場合と比較して、絶縁 の確実性を向上させることが可能になる。

[0051]

また、図16に示す第7の工程において、図29に示すように、絶縁層130の表面にバリア層134が形成されるようにしても良い。あるいは、図18に示す第1実施例における第8の工程や、図21に示す第2実施例における第8の工程において、図30に示すように、絶縁層130の表面にバリア層134が形成されるようにしても良い。

[0052]

これらのバリア層 1 3 4 は、例えば、チタン、チタンナイトライド、チタンとタングステンの合金等の被膜により形成される。導電体 1 5 0、192に銅が用いられる場合、一般に銅は、シリコンや酸化シリコン中において、原子レベルで高速に移動する。特に、半導体製造工程のように、数百℃/hr程度の高温放置下では、銅が酸化シリコン中に拡散し、隣接する導電体 1 5 0、192間でショートが発生する場合がある。上述したバリア層 1 3 4 が形成される場合には、このようなショートが防止される。なお、第3実施例では、図25に示すシード層180がチタンにより形成される場合、そのシード層 180をバリア層として用いることができる。

[0053]

また、上述した実施形態では、導電体150、192は、シリコンウェハ11

0の上面から突出するように形成されているが、導電体150、192の上面と シリコンウェハ110の上面とが同一面上となるように形成されても良い。

[0054]

また、上述した実施形態では、単一の半導体パッケージに着目し、その製造工程を説明したが、シリコンウェハ110に、上述した製造工程によって複数の半導体パッケージを形成し、その後、シリコンウェハ110をダイシングすることにより個々の半導体パッケージが得られるようにしても良い。

[0055]

【発明の効果】

本発明によれば、半導体パッケージにおける貫通電極の形成を適切に行うことが可能となる。

【図面の簡単な説明】

【図1】

従来の半導体パッケージ製造の第1の工程を示す断面図である。

【図2】

従来の半導体パッケージ製造の第2の工程を示す断面図である。

【図3】

従来の半導体パッケージ製造の第3の工程を示す断面図である。

図4

従来の半導体パッケージ製造の第4の工程を示す断面図である。

【図5】

従来の半導体パッケージ製造の第5の工程を示す断面図である。

【図6】

従来の半導体パッケージ製造の第6の工程を示す断面図である。

【図7】

従来の半導体パッケージ製造の第7の工程を示す断面図である。

図8】

従来の半導体パッケージ製造の第8の工程を示す断面図である。

【図9】

従来の半導体パッケージ製造の第8の工程を示す断面図である。

【図10】

本実施形態の半導体パッケージ製造の第1の工程を示す断面図である。

【図11】

本実施形態の半導体パッケージ製造の第2の工程を示す断面図である。

【図12】

本実施形態の半導体パッケージ製造の第3の工程を示す断面図である。

【図13】

本実施形態の半導体パッケージ製造の第4の工程を示す断面図である。

【図14】

本実施形態の半導体パッケージ製造の第5の工程を示す断面図である。

【図15】

本実施形態の半導体パッケージ製造の第6の工程を示す断面図である。

【図16】

本実施形態の半導体パッケージ製造の第7の工程を示す断面図である。

【図17】

本実施形態の電着法の概要を示す図である。

【図18】

第1実施例の半導体パッケージ製造の第8の工程を示す断面図である。

【図19】

第1実施例の半導体パッケージ製造の第9の工程を示す断面図である。

【図20】

第1実施例の半導体パッケージ製造の第10の工程を示す断面図である。

【図21】

第2実施例の半導体パッケージ製造の第8の工程を示す断面図である。

【図22】

第2実施例の半導体パッケージ製造の第9の工程を示す断面図である。

【図23】

第2実施例の半導体パッケージ製造の第10の工程を示す断面図である。

【図24】

第3実施例の半導体パッケージ製造の第8の工程を示す断面図である。

【図25】

第3実施例の半導体パッケージ製造の第9の工程を示す断面図である。

【図26】

第3実施例の半導体パッケージ製造の第10の工程を示す断面図である。

【図27】

第3実施例の半導体パッケージ製造の第11の工程を示す断面図である。

【図28】

本実施形態の半導体パッケージ製造の第7の工程の他の例を示す断面図である

【図29】

第1実施例の半導体パッケージ製造の第8の工程の他の例を示す断面図である

【図30】

第2実施例の半導体パッケージ製造の第8の工程の他の例を示す断面図である

【符号の説明】


- 110 シリコンウェハ
- 112 スルーホール
- 120 レジスト
- 122 孔
- 130 絶縁層
- 140、142 導電層
- 150、190、192 導電体
- 160、200 貫通電極
- 170 導電性テープ
- 180、182 シード層
- 300、320 支持体

- 3 1 0 接着層
- 330 テープ
- 400 電解槽
- 450 電着溶液
- 460 電源


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




[図9]




【図10】




【図11】




【図12】




【図13】



【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】



【図29】



【図30】



【書類名】 要約書

【要約】

【課題】 貫通電極の形成を適切に行うことが可能な半導体パッケージの製造方法を提供する。

【解決手段】 シリコンウェハ110が薄膜化された後に、当該シリコンウェハ110にスルーホール112が形成され、更に当該スルーホール112の内部に 貫通電極となる導電体150が形成される。また、シリコンウェハ110が薄膜 化された後に、当該シリコンウェハ110の表面に絶縁層130が形成される。

【選択図】 図20

特願2003-174473

出願人履歴情報

識別番号

[000190688]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

長野県長野市大字栗田字舎利田711番地

氏 名

新光電気工業株式会社

2. 変更年月日

2003年10月 1日

[変更理由]

住所変更

住 所

長野県長野市小島田町80番地

氏 名

新光電気工業株式会社